《電子設(shè)計(jì)技術(shù)（精選6篇）》
學(xué)而不思則罔，思而不學(xué)則殆，該頁(yè)是可愛(ài)的小編幫大家收集的電子設(shè)計(jì)技術(shù)（精選6篇），歡迎參考。
電子設(shè)計(jì)技術(shù)范文 篇1
1典型的設(shè)計(jì)
ASIC現(xiàn)在電子產(chǎn)品更新極快，復(fù)雜度也在不斷提高，有時(shí)候一個(gè)看起來(lái)比較簡(jiǎn)單電子系統(tǒng)它的組成也許是數(shù)萬(wàn)的中小規(guī)模集成電路，這樣就使電子系統(tǒng)經(jīng)常遭遇耗能高、可靠性低等問(wèn)題的挑戰(zhàn)。ASIC芯片是對(duì)此問(wèn)題進(jìn)行改善的一個(gè)有效途徑。它包涵了FPGA和CPLD器件，F(xiàn)PGA/CPLD是實(shí)現(xiàn)EDA的基礎(chǔ)，也是EDA思想的最終表述手段，屬于高密度的可編程邏輯器件，一般像樣品的研制或者是批量不大的產(chǎn)品開(kāi)發(fā)它們都能適用，并且極大的縮短設(shè)計(jì)周期，削減開(kāi)銷，避免風(fēng)險(xiǎn)，使產(chǎn)品能夠盡快上市。FPGA和CPLD的結(jié)構(gòu)有所不同，前者是標(biāo)準(zhǔn)的門陣列，而后者是與或陣列，但是二者的集成度及易用性都頗為相似，因而可以并駕齊驅(qū)。當(dāng)然二者也有各自的特點(diǎn)，其差異表現(xiàn)在以下幾個(gè)方面：（1）顆粒粗細(xì)不同。與CPLD相比，F(xiàn)PGA的顆粒相對(duì)細(xì)一些，它的一個(gè)顆粒只是邏輯宏單元，而CPLD的則是邏輯宏塊。（2）適用結(jié)構(gòu)不同。FPGA更適合應(yīng)用于觸發(fā)器相對(duì)豐富的結(jié)構(gòu)之中，CPLD比較適合應(yīng)用于觸發(fā)器有限但是積項(xiàng)特別豐富的結(jié)構(gòu)之中。（3）編程方式不同。FPGA在邏輯門下就可以實(shí)現(xiàn)編程，多采用改變內(nèi)部布線的方式，具備很強(qiáng)的靈活性。GPLD只有在邏輯快下才可實(shí)現(xiàn)變成，多采用修改已經(jīng)固定了的內(nèi)連電路的邏輯功能的方式，速度更快。（4）功能消耗不同。FPGA消耗小，CPLD消耗比較而言大一些。
2EDA技術(shù)在電子設(shè)計(jì)中的應(yīng)用
EDA技術(shù)屬于一種層次比較高的電子設(shè)計(jì)方式，也可以稱作系統(tǒng)級(jí)設(shè)計(jì)方法，它以概念來(lái)驅(qū)動(dòng)，電子設(shè)計(jì)工作者并不需要利用門級(jí)原理圖，只是針對(duì)確定了的設(shè)計(jì)目標(biāo)就可以實(shí)現(xiàn)對(duì)電路的描述，這樣一來(lái)，就少了電路細(xì)節(jié)的約束和限制，使設(shè)計(jì)可以更多的放開(kāi)從而更具創(chuàng)造性，待設(shè)計(jì)人員有了概念構(gòu)思之后，再講高層次描述輸入到計(jì)算機(jī)中去，EDA系統(tǒng)在規(guī)則驅(qū)動(dòng)下就會(huì)自動(dòng)完成整個(gè)電子的設(shè)計(jì)。如此，新的概念就可以在段時(shí)間中就成為產(chǎn)品，基于EDA技術(shù)的電子設(shè)計(jì)流程如圖1所示：可以看到電子EDA技術(shù)設(shè)計(jì)的工作流程包括：系統(tǒng)劃分、VHDL代碼或圖形的輸入、代碼級(jí)功能仿真、送配前時(shí)序仿真、編程下載、ASIC實(shí)現(xiàn)。電子設(shè)計(jì)的第一步是借助文本或者是圖形編輯工具將設(shè)計(jì)呈現(xiàn)出來(lái)，即實(shí)現(xiàn)設(shè)計(jì)描述。第二步是借助編譯器實(shí)施錯(cuò)排編譯，也即HDL程序輸入，至于選擇那種輸入形式并不一定，一般設(shè)計(jì)的原理圖比較直觀，所以不難掌握，也不難被接受，并且編輯器中可供利用的單元器件非常多，這時(shí)候就給設(shè)計(jì)者提供了根據(jù)自己需要選擇表達(dá)的方式的機(jī)會(huì)，倘使是編譯文件是VHDL文件，那么在進(jìn)行綜合之前還要進(jìn)行的一項(xiàng)重要工作就是仿真，就是把設(shè)計(jì)原程序送入VHDL仿真器之中，這個(gè)仿真過(guò)程可以有助于及時(shí)發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上可能出現(xiàn)的錯(cuò)誤。第三步就是綜合，溝通軟件和硬件設(shè)計(jì)，待綜合后，就可以生成網(wǎng)表，針對(duì)網(wǎng)表，可以實(shí)施功能仿真，從而保證設(shè)計(jì)描述嚴(yán)格遵循并符合設(shè)計(jì)意圖，仿真功能實(shí)際上只是從邏輯功能上對(duì)電子設(shè)計(jì)進(jìn)行檢測(cè)，并不涉及器件的一些硬件方面的特性，例如典型的有延遲特性，一些不甚嚴(yán)格的設(shè)計(jì)，這一層仿真通?？梢允∪?。最后一步是編程下載，通過(guò)仿真確定設(shè)計(jì)正確無(wú)誤后，利用FPGA/CPLD來(lái)完成邏輯映射操作，適配，最后利用JTAG編程器或者其它下載設(shè)計(jì)項(xiàng)目到目標(biāo)器件PFGA之中，完成系統(tǒng)級(jí)設(shè)計(jì)。
3基于EDA技術(shù)的電子設(shè)計(jì)應(yīng)注意的事項(xiàng)
電子設(shè)計(jì)技術(shù) 篇2
關(guān)鍵詞：電子設(shè)計(jì)技術(shù)；電子系統(tǒng)設(shè)計(jì)；應(yīng)用
電子設(shè)計(jì)技術(shù)是一種新興技術(shù)，通過(guò)電子設(shè)備進(jìn)行設(shè)計(jì)不僅能夠提高設(shè)計(jì)的準(zhǔn)確性與便捷性，提高設(shè)計(jì)效果，還能夠節(jié)約設(shè)計(jì)制圖的時(shí)間，并將平面的圖形立體化形象化，方便設(shè)計(jì)人員進(jìn)行再次修改，因此，電子設(shè)計(jì)技術(shù)在生產(chǎn)生活中具有重要作用，研究電子設(shè)計(jì)技術(shù)在生產(chǎn)生活中的應(yīng)用至關(guān)重要。
1.現(xiàn)代電子設(shè)計(jì)技術(shù)概述
現(xiàn)代電子設(shè)計(jì)技術(shù)的發(fā)展速度較快，受到信息技術(shù)發(fā)展與市場(chǎng)需求的影響，市場(chǎng)需求量大，對(duì)技術(shù)的發(fā)展要求較高，資金與科研力量投入較大，現(xiàn)代電子設(shè)計(jì)技術(shù)的發(fā)展也就越迅速，電子設(shè)計(jì)技術(shù)也就進(jìn)入了一個(gè)快速發(fā)展的階段，并獲得了一定成效?，F(xiàn)代電子設(shè)計(jì)技術(shù)中發(fā)展最為迅速的是EDA電子設(shè)計(jì)自動(dòng)化技術(shù)，下面主要圍繞電子設(shè)計(jì)自動(dòng)化設(shè)計(jì)進(jìn)行簡(jiǎn)要概述。電子設(shè)計(jì)自動(dòng)化技術(shù)為電子系統(tǒng)設(shè)計(jì)帶來(lái)了革命性的變化，在各個(gè)領(lǐng)域都有廣泛的應(yīng)用，電子設(shè)計(jì)自動(dòng)化技術(shù)經(jīng)歷了三個(gè)發(fā)展階段，從計(jì)算機(jī)輔助設(shè)計(jì)到計(jì)算機(jī)輔助工程設(shè)計(jì)再發(fā)展到電子設(shè)計(jì)自動(dòng)化技術(shù)，經(jīng)過(guò)不斷的發(fā)展變革，已經(jīng)逐漸完善，在電子系統(tǒng)中的多個(gè)領(lǐng)域，尤其是微波領(lǐng)域以及模擬領(lǐng)域等發(fā)揮著無(wú)可替代的作用[1]。電子設(shè)計(jì)自動(dòng)化技術(shù)的功能主要為以下幾點(diǎn)，第一，進(jìn)行電子系統(tǒng)設(shè)計(jì)仿真測(cè)試，第二，進(jìn)行電子系統(tǒng)的布局布線，第三，完成電路的功能設(shè)計(jì)與邏輯分析，第四，實(shí)現(xiàn)印刷電路板的自動(dòng)化設(shè)計(jì)。電子設(shè)計(jì)自動(dòng)化技術(shù)的工作平臺(tái)只需要計(jì)算機(jī)硬件以及系統(tǒng)軟件，在具備電腦以及電子設(shè)計(jì)自動(dòng)化軟件的情況下，就可以進(jìn)行工作，方便、快捷，投入小，回報(bào)高，具有重要的應(yīng)用價(jià)值，在電路性能分析與設(shè)計(jì)方面具有重要作用。由于電子設(shè)計(jì)自動(dòng)化技術(shù)的發(fā)展帶動(dòng)了電子產(chǎn)品以及通訊事業(yè)的發(fā)展，對(duì)社會(huì)的發(fā)展起到了較大的促進(jìn)作用。
2.現(xiàn)代電子設(shè)計(jì)的發(fā)展歷程與趨勢(shì)
電子設(shè)計(jì)的發(fā)展經(jīng)過(guò)了多次重大變革與進(jìn)步，其發(fā)展歷程如下，電子設(shè)計(jì)技術(shù)的原型是應(yīng)用分離元件，經(jīng)過(guò)不斷研究，轉(zhuǎn)變?yōu)镾SI，SSI是電子芯片所構(gòu)成的電子系統(tǒng)，不過(guò)當(dāng)前，此電子芯片構(gòu)成的電子系統(tǒng)已經(jīng)不再使用，成為歷史，在此之后，研發(fā)了微控制器MCU，微控制器MCU在電子系統(tǒng)設(shè)計(jì)過(guò)程中發(fā)揮了重要作用，克服了數(shù)字電路系統(tǒng)中存在的許多難題，實(shí)現(xiàn)了復(fù)雜的邏輯功能，使電子系統(tǒng)的智能化水平發(fā)生了質(zhì)的飛躍，因此，微控制器MCU是電子系統(tǒng)設(shè)計(jì)的里程碑，在現(xiàn)代電子設(shè)計(jì)技術(shù)發(fā)展歷程上具有重要價(jià)值[2]。現(xiàn)代電子設(shè)計(jì)技術(shù)的發(fā)展趨勢(shì)還是較為樂(lè)觀，隨著信息技術(shù)的革新發(fā)展，為電子設(shè)計(jì)技術(shù)創(chuàng)造了發(fā)展的條件，提供了輔助，使電子信息技術(shù)的發(fā)展進(jìn)步具有強(qiáng)大的動(dòng)力，不僅如此，隨著人們對(duì)電子產(chǎn)品需求的增大，電子產(chǎn)品市場(chǎng)前景越來(lái)越好，現(xiàn)代電子設(shè)計(jì)技術(shù)具有廣闊的發(fā)展空間，科研人員的研發(fā)動(dòng)力較強(qiáng)，相關(guān)企業(yè)部門也投入了大量的資金與技術(shù)，促進(jìn)了現(xiàn)代電子設(shè)計(jì)技術(shù)的發(fā)展。
3.現(xiàn)代電子設(shè)計(jì)技術(shù)在電子系統(tǒng)設(shè)計(jì)中的應(yīng)用
3.1系統(tǒng)功能仿真
系統(tǒng)功能仿真是驗(yàn)證系統(tǒng)設(shè)計(jì)邏輯功能的有效途徑，設(shè)計(jì)人員可以通過(guò)運(yùn)用電子設(shè)計(jì)技術(shù)工具與測(cè)試平臺(tái)的方法進(jìn)行驗(yàn)證，通過(guò)波形輸出、文件記錄輸出等方式進(jìn)行對(duì)比研究，將輸入信號(hào)與輸出矢量進(jìn)行比較，驗(yàn)證真?zhèn)?，?shí)現(xiàn)系統(tǒng)設(shè)計(jì)模塊邏輯功能的驗(yàn)證[3]。系統(tǒng)功能仿真的實(shí)施步驟如下，首先，在本系統(tǒng)輸入EN、CP、CLR等信號(hào)，在信號(hào)輸入之后，等待一段時(shí)間，得到功能仿真系統(tǒng)輸出的波形，其次，對(duì)波形進(jìn)行驗(yàn)證，將輸出波形與輸入信號(hào)測(cè)試矢量進(jìn)行比較，最后，對(duì)二者結(jié)果進(jìn)行對(duì)比分析，驗(yàn)證系統(tǒng)邏輯功能是否正確。
3.2報(bào)警電路工作原理
報(bào)警電路是電子系統(tǒng)中常用的系統(tǒng)，常與檢測(cè)數(shù)據(jù)處理系統(tǒng)同步，在電子系統(tǒng)中具有重要作用，電子設(shè)計(jì)信息技術(shù)能夠提高報(bào)警電路性能，增強(qiáng)報(bào)警線路的有效性與靈敏性，改變傳統(tǒng)報(bào)警線路的實(shí)現(xiàn)方法，發(fā)揮著重要作用。傳統(tǒng)報(bào)警電路多是由數(shù)字系統(tǒng)設(shè)計(jì)方法設(shè)計(jì)而成，不僅規(guī)模小、靈活性差，邏輯能力差，調(diào)試過(guò)程還較為繁雜，無(wú)法使報(bào)警電路有效工作，而運(yùn)用電子設(shè)計(jì)技術(shù)研發(fā)的新型報(bào)警電路，則能夠解決上述問(wèn)題，提高報(bào)警電路的性能，具有重要的作用。報(bào)警電路的工作原理如下，首先，將首級(jí)電路信號(hào)輸入到掃描電路中，并為掃描電路制定標(biāo)準(zhǔn)，標(biāo)準(zhǔn)規(guī)則如下，在10次連續(xù)超過(guò)標(biāo)準(zhǔn)值的情況下瞬間報(bào)警，在其他情況下，安裝定時(shí)器，累計(jì)到一定次數(shù)后，發(fā)生警報(bào)。其次，嚴(yán)密觀察規(guī)定時(shí)間內(nèi)的信號(hào)變化，30分鐘、8小時(shí)是較為特殊的觀察點(diǎn)，需要做好觀察研究工作，最后，安裝定時(shí)控制器，以8小時(shí)為間隔，每8小時(shí)，發(fā)出一次自檢信號(hào)，此自檢信號(hào)的作用是對(duì)計(jì)數(shù)器進(jìn)行復(fù)位。
3.3邏輯優(yōu)化綜合
邏輯優(yōu)化綜合是電子設(shè)計(jì)技術(shù)在電子系統(tǒng)中應(yīng)用的主要方式之一，通過(guò)邏輯功能的綜合優(yōu)化，能夠提升電子系統(tǒng)的應(yīng)用性與實(shí)用性，使電子系統(tǒng)的智能化得到進(jìn)一步發(fā)展，增強(qiáng)電子系統(tǒng)的各種性能，促進(jìn)電子系統(tǒng)的進(jìn)一步發(fā)展。邏輯綜合是指將較高抽象層次的描述轉(zhuǎn)化為較低抽象層次描述的方式，當(dāng)前，電子設(shè)計(jì)技術(shù)能夠利用綜合器對(duì)源代碼進(jìn)行優(yōu)化綜合處理，達(dá)到理想的處理效果，還能夠?qū)⑦壿嬰娐穲D轉(zhuǎn)化為門級(jí)電路，生成網(wǎng)絡(luò)表文件，提升電路的性能，增強(qiáng)邏輯的綜合性，有效進(jìn)行邏輯優(yōu)化，發(fā)揮重要作用。
4.總結(jié)
綜上所述，電子設(shè)計(jì)技術(shù)在電子系統(tǒng)設(shè)計(jì)中具有較好的應(yīng)用效果，不僅能夠?qū)崿F(xiàn)邏輯的優(yōu)化綜合，提高電子系統(tǒng)的邏輯性與應(yīng)用性，還能夠設(shè)置報(bào)警電路，實(shí)現(xiàn)系統(tǒng)功能的優(yōu)化，保證電子系統(tǒng)的安全性與實(shí)用性，因此，研究現(xiàn)代電子設(shè)計(jì)技術(shù)在電子系統(tǒng)設(shè)計(jì)中的應(yīng)用。具有重要價(jià)值。
作者：李永鴻 單位：廣東省電信工程有限公司
[1]李亞平，王亮亮。EDA技術(shù)及其在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中的應(yīng)用[J].山東師范大學(xué)學(xué)報(bào)(自然科學(xué)版).2015(03)
[2]亓淑敏，關(guān)可。VHDL在現(xiàn)代電子設(shè)計(jì)技術(shù)EDA中的應(yīng)用[J].現(xiàn)代電子技術(shù)。2015(15)
電子設(shè)計(jì)技術(shù) 篇3
1典型的設(shè)計(jì)
ASIC現(xiàn)在電子產(chǎn)品更新極快，復(fù)雜度也在不斷提高，有時(shí)候一個(gè)看起來(lái)比較簡(jiǎn)單電子系統(tǒng)它的組成也許是數(shù)萬(wàn)的中小規(guī)模集成電路，這樣就使電子系統(tǒng)經(jīng)常遭遇耗能高、可靠性低等問(wèn)題的挑戰(zhàn)。ASIC芯片是對(duì)此問(wèn)題進(jìn)行改善的一個(gè)有效途徑。它包涵了FPGA和CPLD器件，F(xiàn)PGA/CPLD是實(shí)現(xiàn)EDA的基礎(chǔ)，也是EDA思想的最終表述手段，屬于高密度的可編程邏輯器件，一般像樣品的研制或者是批量不大的產(chǎn)品開(kāi)發(fā)它們都能適用，并且極大的縮短設(shè)計(jì)周期，削減開(kāi)銷，避免風(fēng)險(xiǎn)，使產(chǎn)品能夠盡快上市。FPGA和CPLD的結(jié)構(gòu)有所不同，前者是標(biāo)準(zhǔn)的門陣列，而后者是與或陣列，但是二者的集成度及易用性都頗為相似，因而可以并駕齊驅(qū)。當(dāng)然二者也有各自的特點(diǎn)，其差異表現(xiàn)在以下幾個(gè)方面：（1）顆粒粗細(xì)不同。與CPLD相比，F(xiàn)PGA的顆粒相對(duì)細(xì)一些，它的一個(gè)顆粒只是邏輯宏單元，而CPLD的則是邏輯宏塊。（2）適用結(jié)構(gòu)不同。FPGA更適合應(yīng)用于觸發(fā)器相對(duì)豐富的結(jié)構(gòu)之中，CPLD比較適合應(yīng)用于觸發(fā)器有限但是積項(xiàng)特別豐富的結(jié)構(gòu)之中。（3）編程方式不同。FPGA在邏輯門下就可以實(shí)現(xiàn)編程，多采用改變內(nèi)部布線的方式，具備很強(qiáng)的靈活性。GPLD只有在邏輯快下才可實(shí)現(xiàn)變成，多采用修改已經(jīng)固定了的內(nèi)連電路的邏輯功能的方式，速度更快。（4）功能消耗不同。FPGA消耗小，CPLD消耗比較而言大一些。
2EDA技術(shù)在電子設(shè)計(jì)中的應(yīng)用
EDA技術(shù)屬于一種層次比較高的電子設(shè)計(jì)方式，也可以稱作系統(tǒng)級(jí)設(shè)計(jì)方法，它以概念來(lái)驅(qū)動(dòng)，電子設(shè)計(jì)工作者并不需要利用門級(jí)原理圖，只是針對(duì)確定了的設(shè)計(jì)目標(biāo)就可以實(shí)現(xiàn)對(duì)電路的描述，這樣一來(lái)，就少了電路細(xì)節(jié)的約束和限制，使設(shè)計(jì)可以更多的放開(kāi)從而更具創(chuàng)造性，待設(shè)計(jì)人員有了概念構(gòu)思之后，再講高層次描述輸入到計(jì)算機(jī)中去，EDA系統(tǒng)在規(guī)則驅(qū)動(dòng)下就會(huì)自動(dòng)完成整個(gè)電子的設(shè)計(jì)。如此，新的概念就可以在段時(shí)間中就成為產(chǎn)品，基于EDA技術(shù)的電子設(shè)計(jì)流程如圖1所示：可以看到電子EDA技術(shù)設(shè)計(jì)的工作流程包括：系統(tǒng)劃分、VHDL代碼或圖形的輸入、代碼級(jí)功能仿真、送配前時(shí)序仿真、編程下載、ASIC實(shí)現(xiàn)。電子設(shè)計(jì)的第一步是借助文本或者是圖形編輯工具將設(shè)計(jì)呈現(xiàn)出來(lái)，即實(shí)現(xiàn)設(shè)計(jì)描述。第二步是借助編譯器實(shí)施錯(cuò)排編譯，也即HDL程序輸入，至于選擇那種輸入形式并不一定，一般設(shè)計(jì)的原理圖比較直觀，所以不難掌握，也不難被接受，并且編輯器中可供利用的單元器件非常多，這時(shí)候就給設(shè)計(jì)者提供了根據(jù)自己需要選擇表達(dá)的方式的機(jī)會(huì)，倘使是編譯文件是VHDL文件，那么在進(jìn)行綜合之前還要進(jìn)行的一項(xiàng)重要工作就是仿真，就是把設(shè)計(jì)原程序送入VHDL仿真器之中，這個(gè)仿真過(guò)程可以有助于及時(shí)發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上可能出現(xiàn)的錯(cuò)誤。第三步就是綜合，溝通軟件和硬件設(shè)計(jì)，待綜合后，就可以生成網(wǎng)表，針對(duì)網(wǎng)表，可以實(shí)施功能仿真，從而保證設(shè)計(jì)描述嚴(yán)格遵循并符合設(shè)計(jì)意圖，仿真功能實(shí)際上只是從邏輯功能上對(duì)電子設(shè)計(jì)進(jìn)行檢測(cè)，并不涉及器件的一些硬件方面的特性，例如典型的有延遲特性，一些不甚嚴(yán)格的設(shè)計(jì)，這一層仿真通?？梢允∪?。最后一步是編程下載，通過(guò)仿真確定設(shè)計(jì)正確無(wú)誤后，利用FPGA/CPLD來(lái)完成邏輯映射操作，適配，最后利用JTAG編程器或者其它下載設(shè)計(jì)項(xiàng)目到目標(biāo)器件PFGA之中，完成系統(tǒng)級(jí)設(shè)計(jì)。
3基于EDA技術(shù)的電子設(shè)計(jì)應(yīng)注意的事項(xiàng)
第一，考慮到電子電路延時(shí)的時(shí)間具備不確定性，和部分自動(dòng)編譯可能會(huì)為冗余的電路所簡(jiǎn)化兩個(gè)因素，將EDA技術(shù)應(yīng)用于電子設(shè)計(jì)中時(shí)，不宜采用偶數(shù)個(gè)數(shù)的反向器，并以并聯(lián)的方式將它們連接以構(gòu)成“延時(shí)電路”；第二，輸入引腳不能置于懸空狀態(tài)，一者要有有源信號(hào)來(lái)驅(qū)動(dòng)，再者一些不用的引腳必須時(shí)刻保持接地；第三，要切實(shí)保證各大器件的電源和地線引腳是始終連接著的，且它們之間有必要進(jìn)行濾波及去耦；第四，為了使設(shè)計(jì)擴(kuò)展及修改更容易更方便進(jìn)行，在使用器件的過(guò)程中，不管是邏輯單元還是引腳都要有一個(gè)多余的量；第五，環(huán)境問(wèn)題也應(yīng)警惕，盡可能避免器件過(guò)熱?？傊?，EDA技術(shù)是對(duì)傳統(tǒng)電子設(shè)計(jì)技術(shù)的一種突破與創(chuàng)新，如果失去了EDA技術(shù)的支持，是不可能順利完成出大規(guī)模集成電路設(shè)計(jì)制造的，反過(guò)來(lái)思考，現(xiàn)代集成電路技術(shù)發(fā)展需求對(duì)EDA技術(shù)提出了更高的要求，可以預(yù)見(jiàn)，在不久的將來(lái)，EDA技術(shù)定會(huì)成為電子設(shè)計(jì)中的主導(dǎo)力量。
電子設(shè)計(jì)技術(shù) 篇4
關(guān)鍵詞：電子電路；單元電路；設(shè)計(jì)方法
1 前言
在我國(guó)，電子技術(shù)是隨著我國(guó)的改革開(kāi)放發(fā)展起來(lái)的，雖然起步晚，但是當(dāng)今的發(fā)展也在世界發(fā)展水平之列。經(jīng)過(guò)幾十年的發(fā)展，電子技術(shù)從電路的設(shè)計(jì)和應(yīng)用的領(lǐng)域都發(fā)生了翻天覆地的改變，應(yīng)用范圍越來(lái)越廣，對(duì)于我國(guó)的電子電路的工程師和設(shè)計(jì)人員來(lái)說(shuō)，合理的設(shè)計(jì)出一個(gè)符合要求的完整的電路圖是非常重要的。
2 電子技術(shù)和單元電路的概念
所謂的電子技術(shù)，就是在我們解決實(shí)際的電路問(wèn)題時(shí)，電路工程師根據(jù)電子學(xué)的原理，將電子的某種特性設(shè)計(jì)在一個(gè)實(shí)際的電子器件上的一門新興的技術(shù)。電子技術(shù)主要分為電子信息技術(shù)和電子電路技術(shù)兩大類。在電子信息技術(shù)中，從前只有電子模擬技術(shù)，但是最近幾年又新發(fā)展出一門數(shù)字電子技術(shù)，后者處理電路的能力更強(qiáng)，因此，成為現(xiàn)今社會(huì)電子技術(shù)的主流。在電子電路中，組成電子電路系統(tǒng)的一個(gè)主要部分就是我們要分析的單元電路。單元電路很復(fù)雜，對(duì)電子工程師要求的技術(shù)嚴(yán)格，為了將電子電路設(shè)計(jì)的水平不斷的進(jìn)行提高，我們電子工程師就要對(duì)單元電路進(jìn)行設(shè)計(jì)的研究，通過(guò)這些來(lái)增加單元電路的經(jīng)驗(yàn)。
3 單元電路的設(shè)計(jì)步驟和方法
3.1 單元電路的設(shè)計(jì)步驟
在傳統(tǒng)的電路設(shè)計(jì)時(shí)，一般的步驟有三步。單元電路在設(shè)計(jì)上也一樣，都是明確設(shè)計(jì)任務(wù)、計(jì)算單元電路的參數(shù)以及畫出最后的單元電路圖。
在單元電路設(shè)計(jì)前，一定要明確設(shè)計(jì)的目的和任務(wù)。主要考慮的是設(shè)計(jì)出的單元電路的性能，在單元電路設(shè)計(jì)時(shí)，我們要將電壓、電阻、電流設(shè)計(jì)為最佳的狀態(tài)，以使設(shè)計(jì)出的單元電路的性能達(dá)到最好，當(dāng)然，在設(shè)計(jì)時(shí)，還要考慮到設(shè)計(jì)出的電路體積要小，成本要低，結(jié)構(gòu)要簡(jiǎn)單，方便使用和維護(hù)、
在計(jì)算單元電路參數(shù)時(shí)，我們一定要運(yùn)用我們電子工程師的專業(yè)知識(shí)，將設(shè)計(jì)的參數(shù)計(jì)算準(zhǔn)確，保證設(shè)計(jì)出的單元電路功能達(dá)到預(yù)期的目標(biāo)。舉例說(shuō)明，當(dāng)我們?cè)谠O(shè)計(jì)單元電路中的放大器電路時(shí)，我們一定要計(jì)算準(zhǔn)確電阻值及其放大的倍率，這樣才能保證放大器電路正常的工作。在參數(shù)計(jì)算時(shí)，我們要計(jì)算不止一次，將計(jì)算的結(jié)果進(jìn)行比較，在誤差范圍內(nèi)才能使用。
在單元電路設(shè)計(jì)參數(shù)計(jì)算出來(lái)后，接下來(lái)就是畫單元電路圖。畫出完整的單元電路圖主要是讓我們能總體的了解單元電路和整機(jī)電路間的相互聯(lián)系和轉(zhuǎn)換。在畫單元電路圖時(shí)，要確保所畫的電路圖簡(jiǎn)單、明了、準(zhǔn)確。盡可能的將電路圖畫在一張圖紙上，這樣方便電子工程師檢查其中的問(wèn)題和錯(cuò)誤，單元電路的主要部分要在圖紙上標(biāo)明，有必要的還要畫出主要部件的詳細(xì)電路圖。
3.2 單元電子電路的設(shè)計(jì)方法
前面詳細(xì)的講解到單元電路的設(shè)計(jì)步驟，這都是為單元電路的設(shè)計(jì)方法做準(zhǔn)備，一個(gè)單元電子電路正常運(yùn)行與否，根本還要看單元電路的設(shè)計(jì)是否合理，因此單元電子電路的設(shè)計(jì)方法尤為重要。下面主要講三種實(shí)際生產(chǎn)中常用的設(shè)計(jì)方法。
第一種就是線性的集成運(yùn)放組成的穩(wěn)壓電源的設(shè)計(jì)方法，在穩(wěn)流網(wǎng)絡(luò)，穩(wěn)壓電源中的電壓變壓器只有通過(guò)輸入電壓才能借助濾波網(wǎng)絡(luò)進(jìn)入最后的穩(wěn)壓網(wǎng)絡(luò)中去，因此，在電子工程師設(shè)計(jì)電路時(shí)，要將電流的短路保護(hù)考慮在內(nèi)，防止負(fù)載的電流超過(guò)額定電流，對(duì)電路產(chǎn)生損害，一般的穩(wěn)壓電路都是串聯(lián)式，因此在設(shè)計(jì)時(shí)，要將負(fù)載區(qū)的紋波系數(shù)降低，保證電路的穩(wěn)壓效果，帶動(dòng)負(fù)載一定不能選用直流電，防止出現(xiàn)短路。
第二種就是單元電路的級(jí)聯(lián)設(shè)計(jì)方法。在將各個(gè)分單元的電路設(shè)計(jì)好后，就要設(shè)計(jì)他們之間的級(jí)聯(lián)圖了，一些涉及的是模擬電路的聯(lián)系，一些是數(shù)字電路的聯(lián)系，更多的是兩者結(jié)合的綜合電路，這些電路總體是要提高電路的放大倍數(shù)和提高其負(fù)載能力，因此，我們?cè)O(shè)計(jì)時(shí)要綜合考慮對(duì)電路進(jìn)行匹配設(shè)計(jì)。在耦合信號(hào)的設(shè)計(jì)中，要考慮不同耦合種類的相互影響，對(duì)電路進(jìn)行最優(yōu)設(shè)計(jì)。對(duì)于電路中的時(shí)序配合，要總體的先對(duì)系統(tǒng)進(jìn)行分析，確定電路系統(tǒng)的時(shí)序，在按照最簡(jiǎn)原則進(jìn)行設(shè)計(jì)。
第三種就是對(duì)電路中的放大器的設(shè)計(jì)。放大器在電路中的作用主要是放大電路中的單元倍數(shù)，加強(qiáng)電路中某個(gè)模塊的功能。放大器要考慮的因素主要是電源的單、雙供電，電源的最優(yōu)電流，最佳輸入和輸出電壓等，在放大器設(shè)計(jì)中，一定要處理好各個(gè)參數(shù)的關(guān)系，在設(shè)計(jì)中要避免出現(xiàn)兩級(jí)以上的放大級(jí)別，減少出現(xiàn)的消振問(wèn)題。
4 結(jié)語(yǔ)
現(xiàn)在的電路中的單元電路種類很多，因此在設(shè)計(jì)方法上會(huì)有很多版本，隨著科學(xué)技術(shù)的不斷發(fā)展，集成電路逐漸成為電子市場(chǎng)的新寵，并且已經(jīng)形成集成電路的新興器件，這對(duì)電路的單元電路設(shè)計(jì)要求提出了更加嚴(yán)格的要求。這就需要我們電子工程師在電路的設(shè)計(jì)上要積極地積累設(shè)計(jì)經(jīng)驗(yàn)，參考國(guó)外的先進(jìn)技術(shù)，將我國(guó)的電子設(shè)計(jì)推向一個(gè)新的臺(tái)階。
[參考文獻(xiàn)]
[1]徐雷。關(guān)于電子技術(shù)單元電路的級(jí)聯(lián)問(wèn)題[J].電子制作，2013，（9）：17-19.
電子設(shè)計(jì)技術(shù) 篇5
隨著半導(dǎo)體工藝技術(shù)的不斷發(fā)展，EDA技術(shù)也不斷地推動(dòng)著電子設(shè)計(jì)技術(shù)的發(fā)展。IC設(shè)計(jì)產(chǎn)業(yè)在不斷高度發(fā)展的同時(shí)也面臨著巨大的挑戰(zhàn)，產(chǎn)品上市周期越來(lái)越短、成本越來(lái)越低等要求都迫使設(shè)計(jì)者在進(jìn)行電子設(shè)計(jì)時(shí)選用更高效的EDA技術(shù)。設(shè)計(jì)者在設(shè)計(jì)的過(guò)程中必須全面的考慮問(wèn)題，不僅要考慮硬件的物理特性對(duì)設(shè)計(jì)時(shí)序及功能可靠性等的影響，同時(shí)也要選用合適的設(shè)計(jì)術(shù)語(yǔ)及抽象形式等數(shù)據(jù)來(lái)描述設(shè)計(jì)。EDA技術(shù)不僅需要測(cè)試深驗(yàn)證亞微米技術(shù)的物理效應(yīng)的能力同時(shí)也需要提供抽象設(shè)計(jì)的能力。EDA技術(shù)的發(fā)展離不開(kāi)計(jì)算機(jī)、電子系統(tǒng)設(shè)計(jì)及集成電路等，EDA技術(shù)的發(fā)展大致上可以分為計(jì)算機(jī)輔助階段、計(jì)算機(jī)輔助工程設(shè)計(jì)階段及電子設(shè)計(jì)自動(dòng)化階段這三個(gè)階段。電子輔助階段主要是在計(jì)算機(jī)輔助的前提下進(jìn)行的電路原理圖編輯，用PCB進(jìn)行布線布局，從而使得設(shè)計(jì)師從傳統(tǒng)的繪圖工作中解放出來(lái)。計(jì)算機(jī)輔助工程設(shè)計(jì)階段主要是解決電路設(shè)計(jì)中的電路檢測(cè)等問(wèn)題，CAE以邏輯模擬、故障仿真及定時(shí)分析等為核心，從而使得設(shè)計(jì)可以提前預(yù)知產(chǎn)品的相關(guān)性能及功能。電子設(shè)計(jì)自動(dòng)化階段主要是通過(guò)高級(jí)描述語(yǔ)言、綜合技術(shù)及系統(tǒng)仿真等“自上而下”的完成設(shè)計(jì)前期的高層次設(shè)計(jì)。
2EDA技術(shù)的要點(diǎn)分析
2.1硬件描述語(yǔ)言硬件描述語(yǔ)言是一種進(jìn)行電子系統(tǒng)硬件設(shè)計(jì)的計(jì)算機(jī)語(yǔ)言，它通過(guò)軟件編程來(lái)具體的描述電子系統(tǒng)中的電路結(jié)合、連接形式及邏輯功能等，硬件描述語(yǔ)言適應(yīng)于設(shè)計(jì)大規(guī)模的電子系統(tǒng)。高速集成電路（VHDL）硬件描述語(yǔ)言于1985年美國(guó)國(guó)防部推出的目的是為了克服EDA產(chǎn)品不兼容問(wèn)題，同時(shí)也可以進(jìn)行多層次設(shè)計(jì)。IEEE以VHDL為硬件描述語(yǔ)言柄灘以覆蓋之前的硬件描述語(yǔ)言的各種功能。IEEE是一種全方位的硬件描述語(yǔ)言，包括系統(tǒng)行為級(jí)、邏輯門級(jí)及寄存器傳輸?shù)榷鄠€(gè)設(shè)計(jì)層次，同時(shí)也支持?jǐn)?shù)據(jù)流、結(jié)構(gòu)及行為等三種形式進(jìn)行混合描述整個(gè)項(xiàng)目。VHDL硬件描述語(yǔ)言不僅移植性好，同時(shí)它的設(shè)計(jì)也方便了工藝間的轉(zhuǎn)換，而且VHDL使得設(shè)計(jì)人員的主要工作是進(jìn)行實(shí)現(xiàn)與調(diào)試系統(tǒng)功能。
2.2ASIC設(shè)計(jì)在集成電路的設(shè)計(jì)中加入ASIC芯片可以解決電子系統(tǒng)集成電路存在的功耗的、可靠性差及體積大等主要問(wèn)題。隨著現(xiàn)代電子產(chǎn)品市場(chǎng)的門檻不斷提高，ASIC芯片分為全定制或半定制ASIC及可編程，因此在設(shè)計(jì)ASIC芯片時(shí)應(yīng)該盡可能的是芯片獲得最優(yōu)的性能，從而達(dá)到高利用率、高速度及低耗能的目標(biāo)。
3EDA技術(shù)在電子設(shè)計(jì)流程
EDA技術(shù)是系統(tǒng)級(jí)的設(shè)計(jì)方法，是一種層次相對(duì)較高的電子設(shè)計(jì)方式，EDA技術(shù)以概念為驅(qū)動(dòng)從而使電子設(shè)計(jì)工作者在設(shè)計(jì)時(shí)無(wú)需利用門級(jí)原理圖，電子設(shè)計(jì)工作者在確定設(shè)計(jì)目標(biāo)之后就可以用EDA技術(shù)來(lái)表述電路，這樣不僅可以減少電路細(xì)節(jié)的約束及限制，同時(shí)也可以使設(shè)計(jì)者的設(shè)計(jì)更具創(chuàng)造性。EDA系統(tǒng)在電子設(shè)計(jì)人員將概念構(gòu)思及高層次的描述輸入計(jì)算機(jī)之后在系統(tǒng)規(guī)則下完成對(duì)電子產(chǎn)品的設(shè)計(jì)。EDA技術(shù)的電子設(shè)計(jì)工作流程大致包括系統(tǒng)劃分、代碼級(jí)功能仿真、VHDL代碼或圖形的輸入、送配前時(shí)序仿真及ASIC實(shí)現(xiàn)部分。首先，電子設(shè)計(jì)借助文本或者圖形編輯器呈現(xiàn)出設(shè)計(jì)描述，也就是實(shí)現(xiàn)設(shè)計(jì)表述。其次，電子設(shè)計(jì)借助編譯器對(duì)設(shè)計(jì)進(jìn)行錯(cuò)排編譯，即輸入HDL程序。然后，設(shè)計(jì)人員需要溝通軟件和硬件設(shè)計(jì)，以便實(shí)施功能仿真，即綜合。最后，在確認(rèn)仿真設(shè)計(jì)無(wú)誤時(shí)，通過(guò)FPGA或CPLD完成邏輯映射操作，即編程下載，系統(tǒng)級(jí)設(shè)計(jì)完成?；贓DA技術(shù)電子設(shè)計(jì)流程如圖。
4EDA技術(shù)的應(yīng)用
EDA技術(shù)在電子工程設(shè)計(jì)中扮演著非常重要的角色，它的作用體現(xiàn)在不同的方面。首先，電子自動(dòng)化技術(shù)可以驗(yàn)證電路設(shè)計(jì)方案的正確性，在進(jìn)行電子設(shè)計(jì)時(shí)，待設(shè)計(jì)方案確定之后，會(huì)利用結(jié)構(gòu)模擬或者系統(tǒng)仿真等方式來(lái)驗(yàn)證設(shè)計(jì)方案的正確性，在驗(yàn)證過(guò)程中系統(tǒng)中的各個(gè)環(huán)節(jié)的傳遞函數(shù)確定之后設(shè)計(jì)方案便可以實(shí)現(xiàn)。這種系統(tǒng)仿真技術(shù)推廣到非電子專業(yè)的系統(tǒng)設(shè)計(jì)也會(huì)得到充分的發(fā)展。EDA技術(shù)在系統(tǒng)進(jìn)行仿真之后的電路結(jié)構(gòu)進(jìn)行模擬分析，從而使得電路設(shè)計(jì)方案的可行性及正確性得到充分的保障。其次，電子自動(dòng)化字?jǐn)?shù)也可以對(duì)電路特性進(jìn)行優(yōu)化設(shè)計(jì)。電路的穩(wěn)定性能受到元器件容差及工作環(huán)境溫度等的影響。在傳統(tǒng)設(shè)計(jì)過(guò)程中難以對(duì)電路的整體進(jìn)行優(yōu)化設(shè)計(jì)，也無(wú)法全面的分析電路穩(wěn)定性的影響因素。EDA技術(shù)中的溫度分析及統(tǒng)計(jì)分析等功能的應(yīng)用則可以全面的分析電路特性影響因素，從而對(duì)電路特性進(jìn)行整體的優(yōu)化設(shè)計(jì)。最后，電子自動(dòng)化技術(shù)也可以實(shí)現(xiàn)電路特性的全功能模擬測(cè)試。
5以EDA技術(shù)為基礎(chǔ)電子設(shè)計(jì)的注意事項(xiàng)
在利用EDA技術(shù)進(jìn)行電子設(shè)計(jì)時(shí)，首先應(yīng)充分的考慮電子電路延時(shí)的不確定性，以及在系統(tǒng)進(jìn)行自動(dòng)編譯時(shí)會(huì)被冗余的電路簡(jiǎn)化，因此，在應(yīng)用EDA技術(shù)時(shí)，應(yīng)注意采用的反向器個(gè)數(shù)避為偶數(shù)，同時(shí)以并聯(lián)的方式將反向器連接成延時(shí)電路。其次，在設(shè)計(jì)過(guò)程中輸入的引腳不能處于置空狀態(tài)，要保證有信號(hào)源來(lái)驅(qū)動(dòng)引腳，及保持部分不用的引腳保持接地，同時(shí)，器件的電源應(yīng)始終與地線引腳保持相連，彼此之間可以進(jìn)行濾波及去耦。最后，在設(shè)計(jì)中藥避免器件過(guò)于發(fā)熱。結(jié)束語(yǔ)：我國(guó)經(jīng)濟(jì)的進(jìn)步帶動(dòng)著我國(guó)科學(xué)技術(shù)的不斷發(fā)展，從而也使得了電子產(chǎn)品得到了飛速的發(fā)展。在現(xiàn)階段的電子設(shè)計(jì)中，EDA技術(shù)是電子設(shè)計(jì)過(guò)程中的核心技術(shù)，是電子產(chǎn)品研制開(kāi)發(fā)的源動(dòng)力。隨著EDA技術(shù)的不斷深入發(fā)展，EDA技術(shù)將引發(fā)電子產(chǎn)業(yè)界及電子設(shè)計(jì)領(lǐng)域的技術(shù)革命變革，EDA技術(shù)的不斷完善使得電子設(shè)計(jì)的水平在不斷的提升。為了使電子系統(tǒng)朝著集成化及規(guī)?；确较虻陌l(fā)展，電子設(shè)計(jì)工程師應(yīng)該充分的掌握EDA技術(shù)，以便開(kāi)發(fā)出更多的高性能電子產(chǎn)品。
電子設(shè)計(jì)技術(shù)范文 篇6
關(guān)鍵詞：可靠性設(shè)計(jì) 可靠性指標(biāo) 電磁兼容 熱設(shè)計(jì) 軟件可靠性
1．引言
在競(jìng)爭(zhēng)趨于白熱化的今天，用戶越來(lái)越重視產(chǎn)品的質(zhì)量，電子設(shè)備制造商僅靠降低成本來(lái)獲取市場(chǎng)的舉措已不大可能解決問(wèn)題。影響產(chǎn)品質(zhì)量的因素很多，其中產(chǎn)品的可靠性對(duì)于提高其質(zhì)量起到了很大的作用。
目前，許多企業(yè)已經(jīng)了從“以檢驗(yàn)手段來(lái)保證產(chǎn)品質(zhì)量”這一傳統(tǒng)的質(zhì)量觀念轉(zhuǎn)變?yōu)楫?dāng)代質(zhì)量觀。這是因?yàn)楹笳叩膬?nèi)容比前者有了很大的擴(kuò)展和延伸、而可靠性是其重要內(nèi)容之一。強(qiáng)調(diào)實(shí)施全方位、全過(guò)程的管理，提出“產(chǎn)品可靠性是設(shè)計(jì)出來(lái)的，生產(chǎn)出來(lái)的，管理出來(lái)的”，將可靠性技術(shù)融入到產(chǎn)品的設(shè)計(jì)中，從源頭上確保產(chǎn)品的可靠性，達(dá)到提高可靠性和降低開(kāi)發(fā)成本的雙重目的，從而提高產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力。電子設(shè)備的可靠性設(shè)計(jì)技術(shù)包括的內(nèi)容很多，筆者認(rèn)為可以從以下幾個(gè)方面進(jìn)行考慮：保障可靠性指標(biāo)的設(shè)計(jì)技術(shù)、EMC設(shè)計(jì)技術(shù)、熱設(shè)計(jì)技術(shù)、耐環(huán)境設(shè)計(jì)技術(shù)和軟件可靠性設(shè)計(jì)技術(shù)等。
2.保障可靠性指標(biāo)的設(shè)計(jì)技術(shù)
對(duì)于用戶而言，最關(guān)心的是設(shè)備的可用性。對(duì)于電子通訊設(shè)備而言，常用可靠性指標(biāo)和維修性指標(biāo)來(lái)定量要求其性能。影響設(shè)備的可靠性指標(biāo)的因素有很多，一般通過(guò)采用元器件的控制、降額設(shè)計(jì)、簡(jiǎn)化設(shè)計(jì)、冗余設(shè)計(jì)和健壯設(shè)計(jì)等可靠性設(shè)計(jì)技術(shù)來(lái)保障和提高設(shè)備的可靠性指標(biāo)。
2.1元器件的控制
電子通訊設(shè)備主要是由電子元器件組成。元器件的可靠性，將直接影響設(shè)備的可靠性。因此，為了保證電子通訊設(shè)備的可靠性，減少元器件的品種和規(guī)格，正確選擇和合理應(yīng)用元器件，降低綜合保障費(fèi)用和壽命周期費(fèi)用，必須對(duì)元器件進(jìn)行控制。為了確保元器件使用的可靠性，必須對(duì)設(shè)備的研制、生產(chǎn)及使用各階段的元器件的選擇、采購(gòu)、監(jiān)制、驗(yàn)收、篩選、貯存、保管和使用等選用全過(guò)程實(shí)施有效的質(zhì)量與可靠性管理。
2.2降額設(shè)計(jì)技術(shù)
降額設(shè)計(jì)就是使元器件或電子設(shè)備工作時(shí)承受的工作應(yīng)力適當(dāng)?shù)陀谠骷螂娮釉O(shè)備的額定值，從而達(dá)到降低基本故障率、提高使用可靠性的目的。電子通訊設(shè)備的可靠性對(duì)電應(yīng)力和溫度應(yīng)力較敏感，因此降額設(shè)計(jì)就顯得更加突出，是必不可少的可靠性設(shè)計(jì)技術(shù)。
2.3簡(jiǎn)化設(shè)計(jì)技術(shù)
從系統(tǒng)的基本可靠性模型中可以看出，組成設(shè)備的單元數(shù)目越多，設(shè)備的可靠度就越低。由此可見(jiàn)，在保證設(shè)備性能要求的前提下，盡可能地使設(shè)備的設(shè)計(jì)簡(jiǎn)單化，即采用簡(jiǎn)化設(shè)計(jì)技術(shù)。在提高可靠度的同時(shí)，采用簡(jiǎn)化設(shè)計(jì)也可以降低設(shè)備的維修工作量以及生產(chǎn)成本。
2.4余度設(shè)計(jì)技術(shù)
以軟件功能代替硬件功能。余度設(shè)計(jì)技術(shù)余度(冗余)設(shè)計(jì)是設(shè)備獲得高可靠性的一種較常用的設(shè)計(jì)方法?！坝喽取本褪侵冈O(shè)備具有一套以上能完成給定功能的單元，只有當(dāng)規(guī)定的幾套單元都發(fā)生故障時(shí)設(shè)備才會(huì)喪失功能，從而使得設(shè)備的任務(wù)可靠性得到提高。但是余度設(shè)計(jì)使得設(shè)備的復(fù)雜性、重量、成本和體積增加，使設(shè)備的基本可靠性降低。工程經(jīng)驗(yàn)認(rèn)為只有在采用更好的元器件和采用簡(jiǎn)化設(shè)計(jì)、降額設(shè)計(jì)等技術(shù)都無(wú)法滿足設(shè)備的可靠性要求時(shí)，或者改進(jìn)元器件所需的費(fèi)用比設(shè)備采用余度技術(shù)的費(fèi)用更高時(shí)，才采用余度設(shè)計(jì)技術(shù)。
2.5健壯設(shè)計(jì)技術(shù)
所謂健壯設(shè)計(jì)就是使設(shè)備的性能對(duì)制造期間的變異或使用環(huán)境的變異不敏感，并且使設(shè)備在其壽命周期內(nèi)，不管其參數(shù)、結(jié)構(gòu)發(fā)生漂移或老化(在一定 www.jingyou.net 范圍內(nèi))，都能持續(xù)滿意地工作的一種設(shè)計(jì)技術(shù)。健壯設(shè)計(jì)主要是一種尋求低成本和高穩(wěn)定性的系統(tǒng)優(yōu)化設(shè)計(jì)方法。它的指導(dǎo)思想就是以用戶需求為牽引，采用質(zhì)量功能展開(kāi)(QFD)、三次設(shè)計(jì)等方法精心優(yōu)化設(shè)計(jì)方案，把問(wèn)題解決在設(shè)計(jì)階段，以最小的代價(jià)獲得高穩(wěn)定性，即健壯的產(chǎn)品。
QFD采用加權(quán)評(píng)分的方法，對(duì)設(shè)計(jì)、工藝等要求的重要性作出評(píng)定，標(biāo)識(shí)出了產(chǎn)品的關(guān)鍵部件、關(guān)鍵工藝，從而為三次設(shè)計(jì)的開(kāi)展指出了方向。一個(gè)完整的質(zhì)量功能展開(kāi)包括產(chǎn)品規(guī)劃、零件規(guī)劃、工藝規(guī)劃和生產(chǎn)規(guī)劃等4個(gè)階段。三次設(shè)計(jì)指的是系統(tǒng)設(shè)計(jì)、參數(shù)設(shè)計(jì)及容差設(shè)計(jì)。此外，F(xiàn)MEA、FTA、WCCA和DOE等都是實(shí)現(xiàn)健壯設(shè)計(jì)的重要方法。
3．電磁兼容(EMC)設(shè)計(jì)技術(shù)
隨著電子設(shè)備的普及，電子設(shè)備的種類迅猛增加，電磁頻譜日益緊張，電子設(shè)備的EMC問(wèn)題不斷地暴露出來(lái)，加上國(guó)內(nèi)EMC技術(shù)開(kāi)展得比較晚，這方面的問(wèn)題就更加突出。不過(guò)，近年來(lái)EMC設(shè)計(jì)技術(shù)也得到了很大的發(fā)展，形成了一些比較完整的理論體系和問(wèn)題解決方案。集中體現(xiàn)在接地設(shè)計(jì)、屏蔽設(shè)計(jì)、濾波設(shè)計(jì)和瞬態(tài)抑制技術(shù)等幾個(gè)方面。
4．熱設(shè)計(jì)技術(shù)
隨著電子通訊設(shè)備向高密度、集成化的方向發(fā)展，設(shè)備的散熱問(wèn)題越來(lái)越突出，成為影響其性能和可靠性的重要因素之一。因此，熱設(shè)計(jì)得到了普遍的關(guān)注，熱設(shè)計(jì)技術(shù)得到了廣泛的應(yīng)用。所謂熱設(shè)計(jì)就是指采用冷卻、加熱或恒溫等措施，保證電子設(shè)備及元器件在規(guī)定的溫度范圍內(nèi)正常工作的一種可靠性設(shè)計(jì)方法。電子通訊設(shè)備熱設(shè)計(jì)的目的就是要根據(jù)設(shè)備的熱特征及可靠性指標(biāo)，確定其合理的散熱方法，用較少的成本獲得高可靠的設(shè)備。電子設(shè)備的熱設(shè)計(jì)要與電路設(shè)計(jì)、結(jié)構(gòu)設(shè)計(jì)和維修性設(shè)計(jì)等同時(shí)進(jìn)行，以滿足設(shè)備的可靠性和維修性要求。
參考文獻(xiàn)：
[1]電子科學(xué)研究院。電子設(shè)備三防技術(shù)手冊(cè)[M].北京：兵器工業(yè)出版社，2000